System Verilog アサーション ハンドブック
SystemVerilogアサーション・ハンドブック / Ben Cohen, Srinivasan Venkataramanan, Ajeetha Kumari著 ; 三橋明城男 [ほか] 共訳
| データ種別 | 図書 |
|---|---|
| 出版者 | 東京 : 丸善 |
| 出版年 | 2006.1 |
| 本文言語 | 日本語 |
| 大きさ | xliii, 367p ; 21cm |
所蔵情報を非表示
| 配架場所 | 請求記号 | 巻 次 | ISBN | 資料番号 | 資料状態 | 利用注記 | コメント | 予約・取寄 | 申込書 | 仮想書架 |
|---|---|---|---|---|---|---|---|---|---|---|
| 書庫2階 | 549.7:C833 |
|
4621076124 | 004574000 |
|
|
書誌詳細を非表示
| 別書名 | 原タイトル:System Verilog assertions handbook : for formal and dynamic verification 異なりアクセスタイトル:SystemVerilogアサーションハンドブック |
|---|---|
| 一般注記 | 「Verilog/VHDL設計でのPSL/Sugar入門」 の続刊 その他の共訳者: 朽木順一, 茂木幸夫, 小笠原敦, 明石貴昭 |
| 著者標目 | Cohen, Ben, 1945- Venkataramanan, Srinivasan Kumari, Ajeetha 三橋, 明城男 <ミツハシ, アキオ> |
| 件 名 | BSH:集積回路 |
| 分 類 | NDC8:549.7 NDC9:549.7 |
| 巻冊次 | ISBN:4621076124 ; PRICE:4900円+税 
|
| ISBN | 4621076124 |
| NCID | BA75371267 |
目次／あらすじ
類似資料
この資料を見た人はこんな資料も見ています
この資料の利用統計
このページへのアクセス回数：5回
※2021年9月12日以降
全貸出数：0回
(3か月以内の貸出：0回)
※2002年7月22日以降